搜索

FPGA求助利用verilog实现浮点数的计算!!!

gecimao 发表于 2019-08-15 22:37 | 查看: | 回复:

  实现0到1之间小数与某一整数相乘,其中小数是由DSP通过16位数据总线发过来的。求专家予以帮助,感激不尽!!!

  另外:FPGA中的小数和整数如何实现乘法呢?小数是通过DSP外部16位地址总线传过来的展开我来答

  可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。

  DSP的小数格式是什么样的。是定点数还是浮点数格式。如果是定点数,可以通过FPGA的定点转浮点IP core进行转换,然后调用的浮点计算的IP core就行了,有浮点计算的加减乘除。

  把小数左移16位,变成整数,进行整数的乘法,得到结果后右移16位变成小数。

本文链接:http://saskatoonflowers.net/dingdianshu/865.html
随机为您推荐歌词

联系我们 | 关于我们 | 网友投稿 | 版权声明 | 广告服务 | 站点统计 | 网站地图

版权声明:本站资源均来自互联网,如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

Copyright @ 2012-2013 织梦猫 版权所有  Powered by Dedecms 5.7
渝ICP备10013703号  

回顶部